龙芯2H开发板采用SOC芯片设计与测试

time : 2020-06-18 09:17       编辑:凡亿pcb

龙芯芯片内有两种SRAM:一是与微处理器(数据,代码存储器)紧密联系的CPUSRAM;另一种是硬盘控制使用的HDCSRAM,不能被微控制器直接:读取,为双端口SRAM。二者各自选用了不同的测试策略。
CPUSRAM测试策略
如密集SRAM一样,SRAM宏单元的版图也是用手工提升进行,那样可以持续接近工艺极限,节约空间和能耗。以便得到更高的生产率,密集的SRAM中加入了冗余单元。以便减少测试成本费,尽量减少了插入电路。绝大多数的测试由上面DRAM存储器激励,可在存储器测试仪上直接测试。充分考虑SRAM测试要在存储器测试仪上运作,因而,在设计方案时把微控制器读取存储器控制模块SRAM的测试优化算法储存在一个叫MSIST(存储器自查手机App)的ROM里。这一程序流程不但可以非常容易被存储器测试仪控制,并且非常容易通过单面掩膜重设计方案进行变更变化。通过那样的DFT设计方案,就以在一个专用型存储器测试仪上进行全部的存储器试,进而开展冗余存储器的熔断。MSIST和MBIST可以实行march-14,旗盘测试和反旗盘等测试。
双端口SRAM的BIST手机App测试
集成ic内不能被CPU直接读取的HDC双端口SRAM,则通过CPU运作BIST优化算法由下载应用进行测试。因为选用手机App测试方式,必须花活力提前准备手机App测试空间向量,在设计方案时,应考虑到SRAM的版图及上面MBIST逻辑的创建。
对大部分SRAM而言,MBIST运作速度能储存选用一样的方式和速率,而硬件配置MBIST经常在较低速率或改动浏览后综合性而成。因而用手机App法不容易出現在测试时RAM通过,而在具体运用时无效等状况。
DFM
测试时要考虑到为全部的SRAM建立一张位无效图(BFM),可通过CPU的数据线输出。这种位无效图对生产加工很重要,在达标率科学研究和改进层面,可以给工艺工程师出示极其重要和必要信息。
RAM测试
过去的两年里,嵌入式DRAM的测试是关心的焦点。熔断前测试是通过特殊的逻辑从脚位加入的。外界ATE存储器出示全部的激励和希望结果比较,并由ATE对无效单元创建BFM及测算最好修复计划方案。DRAMBIST有工作能力建造冗余测算,也就是BISR(内建自修复)。
高并行测试的DRAM构造
一般,DRAM占有的测试時间比逻辑测试长。因而以便减少单独元器件的合理测试時间,设计方案时考虑到了高并行测试。
嵌入式DRAM的熔断前测试是在一个专用型存储器测试仪上开展,使用BIST的直达方式。那样,通过减少冗余修复的时间计算及高并行测试降低了测试時间。一个专用型存储器测试仪的优势是:硬件配置适用存储器测试优化算法、能对一个详细的多兆位存储器开展位无效信息的储存和剖析,及其并且为高并行测试出示很多的供电电源。
本元器件采用存储器ATE开展测试。因而,必须一个最少测试方式导进(提前准备编码序列)结构存储器。一旦存储器结构好,还需出示一个典型性的存储器插口,包含冗余数据键入和输出的导进。通过限定详细地址和数据键入的总数,而且将需要的脚位分列在集成ic的两相对性边缘,可以完成高并行测试。
含有BIST的DRAM测试
有BIST控制板的DRAM控制模块,能在IEEEll49.1命令合理布局后被激话。一旦熔断器刚开始,DRAM测试就必须专业考虑到存储器的修复,而可在规范的逻辑ATE上开展。由于BIST由上面造成详细地址和控制数据信号,并只送出去个通过/无效结果。因此,用以联接的端口数将大大减少。
作为中国自主品牌,龙芯2H采用了SoC设计,芯片集成CPU,GPU北桥和南桥芯片。采用了低功耗方案设计,降低能耗的特色功能包括手动门控时钟的和电源|稳压器管理功能,例如模块级时钟门控方法,CPU频率调节,CPU温度感应等。
规格方面,龙芯2H基于MIPS64指令集,可以运行在多个操作系统下,1GHz下功耗为4W,配备4路组相连的64KB(数据)/64KB(指令)L1缓存,二级缓存为512KB,而图形方面采用了Vivante的GC800 GPU,瑞芯微的新一代RK2918芯片就采用了这一GPU,从Vivante公布的数据来看,GC800 GPU基于统一架构,支撑OpenGL ES 2.0,40nm LP工艺版本,提供31.5M/s的多边形生成速率,像素生成率为315M/s,产品支撑1080p视频播放。
凡亿电路龙芯2HSoc开发板,可以联系电话16681598897了解